PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07130172 A

(43) Date of publication of application: 19 . 05 . 95

(51) Int. CI

G11C 11/407 G11C 11/404

(21) Application number: 05279462

(22) Date of filing: 09 . 11 . 93

(71) Applicant:

SONY CORP

(72) Inventor:

WAKAMATSU MASATAKA


(54) SEMICONDUCTOR MEMORY DEVICE .

(57) Abstract:

PURPOSE: To substantially make two pieces of forming parts operate as one piece by selecting simultaneously two pieces of memory cell forming parts connected with one pair of bit lines.

CONSTITUTION: Among memory selecting signals VL1 to VL3 outputted from a row decoder control part 57 to a row decoder 56, signals VLO, 1 are high levels and signals VL2, 3 are low levels or these are reversed. Therefore, since word lines LW0.1 are high levels, memory cell forming parts 40A, 40B become simutaneous selection states or lines LW2, 3 are high levels. forming parts 41A, 41B become simultaneous selection states. That is, forming parts 40A, 40B or 41A, 41B functions as one piece of a 2Tra.2Ca p type forming part and a semiconductor memory cell element part 21 functions as a D-DRAW having a 2Tra.2Ca p type folded bit line constitution.

COPYRIGHT: (C)1995,JPO



	·		
	· .		

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-130172

(43)公開日 平成7年(1995)5月19日

(51) Int.Cl. 6

識別記号

FΙ

G11C 11/407 11/404

G11C 11/34

354 D

352 C

審査請求 未請求 請求項の数4 OL (全13頁)

(21)出願番号

(22)出願日

特願平5-279462

平成5年(1993)11月9日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 若松 正孝

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 神原 貞昭

(54) 【発明の名称】半導体メモリ装置

(57)【要約】

【目的】低減された開発・製造コストをもって得られ、しかも、2トランジスタ・2キャパシタ型の折返ピットライン構成をとるD-RAMとしての動作を行うことができる半導体メモリ装置を提供する。

【構成】一対のビットラインLBA,LBBに夫々接続された2個のメモリセル形成部40A,40B;41 A,41Bが、それらにおける制御端が夫々接続された2本のワードラインLW0,LW1;LW2,LW3に供給される電圧信号に応じて選択されるものとされる、折返ビットライン構成をとる半導体メモリ索子部21と、半導体メモリ索子部21における2本のワードラインLW0,LW1;LW2,LW3の夫々に同時に所定の電圧信号を供給して、2個のメモリセル形成部40A,40B;41A,41Bに夫々が同時に選択されるものとされる状態をとらせるメモリセル選択回路部22とを備える。



【特許請求の範囲】

【請求項1】一対のビットラインに夫々接続された2個のメモリセル形成部が、該2個のメモリセル形成部における制御端が夫々接続された2本のワードラインに供給される電圧信号に応じて選択されるものとされる、折返ビットライン構成をとる半導体メモリ索子部と、

該半導体メモリ素子部における上記2本のワードラインの夫々に同時に所定の電圧信号を供給して、上記2個のメモリセル形成部に夫々が同時に選択されるものとされる状態をとらせるメモリセル選択回路部と、を備えて構 10成される半導体メモリ装置。

【請求項2】メモリセル選択回路部が、半導体メモリ索子部における2本のワードラインの夫々に同時に所定の電圧信号を供給して、2個のメモリセル形成部の夫々を同時に選択されるものとなす状態と、上記半導体メモリ索子部における2本のワードラインのうちの1本に所定の電圧信号を供給して、上記2個のメモリセル形成部のうちの1個を個別に選択されるものとなす状態とを選択的にとることを特徴とする請求項1記載の半導体メモリ装置。

【請求項3】一対のビットラインに夫々接続された2個のメモリセル形成部の夫々が、等価的に、キャパシタと上記2個のメモリセル形成部の夫々が接続されるワードラインに供給される電圧信号に応じて上記キャパシタを上記一対のビットラインの一方に連結するスイッチとを含んで形成されることを特徴とする請求項1又は2記載の半導体メモリ装置。

【請求項4】スイッチが絶縁ゲート型電界効果トランジスタによって形成されるとともに、キャパシタが上記絶縁ゲート型電界効果トランジスタに付随する寄生キャパ 30シタンスにより形成されることを特徴とする請求項3記載の半導体メモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、折返ビットライン構成をとる半導体メモリ索子における、多数のビットライン対の各々に夫々接続された2個のメモリセル形成部の選択が、それらがさらに夫々接続される2本のワードラインに接続されたメモリセル選択回路によってなされる半導体メモリ装置に関する。

[0002]

【従来の技術】半導体メモリの一種であるダイナミック・ランダムアクセスメモリ(D-RAM)にあっては、 折返ビットライン構成をとるものが広く用いられている。 斯かる折返ビットライン構成をとるもののみならず、他の形式をとるものも含めたD-RAMにおいて、それに含まれる多数のメモリセル形成部は、例えば、絶縁ゲート型電界効果トランジスタ(MOS・FET)によって形成される。そして、各メモリセル形成部が、スイッチとしての役割を果たすMOS・FETとそのMO 50 S・FETに付随する寄生キャパシタンスによって形成されるキャパシタとを含むものとされる。

【0003】折返ピットライン構成をとるD-RAMに ついては、MOS・FETとキャパシタとを含むものと される各メモリセル形成部が、1トランジスタ・1キャ パシタ型 (1Tra・1Cap型) とされるものと、2 トランジスタ・2キャパシタ型 (2Tra・2Cap 型)とされるものとが提案されている。1Tra・1C ap型の折返ビットライン構成をとるD-RAMの場合 には、図4に示される如く、一対のピットラインLBa 及びLBbのうちの一方であるピットラインLBaと接 地電位点との間に、MOS・FET11aとそのMOS ・FET11aに付随する寄生キャパシタンスによって 形成される1個のキャパシタ12aとが接続されてメモ リセル形成部13aが形成されるとともに、一対のビッ トラインLBa及びLBbのうちの他方であるビットラ インLBbと接地電位点との間に、MOS・FET11 bとそのMOS·FET11bに付随する寄生キャパシ タンスによって形成される1個のキャパシタ12bとが 20 接続されてメモリセル形成部13bが形成され、メモリ セル形成部13aを形成するMOS・FET11aのゲ ート及びメモリセル形成部13bを形成するMOS・F ET11bのゲートが、一対のワードラインLWa及び LWbに夫々接続されて成る基本構成がとられる。

【0004】そして、一対のビットラインLBa及びLBbは、ビットラインLBaによりメモリセル形成部13aに書き込まれる信号データあるいはメモリセル形成部13aから読み出される信号データの伝送が行われ、また、ビットラインLBbによりメモリセル形成部13bに書き込まれる信号データあるいはメモリセル形成部13bから読み出される信号データの伝送が行われるものとされる。また、一対のワードラインLWa及びLWbは、ワードラインLWaによりメモリセル形成部13aが信号データの書込みあるいは読出しがなされるべく選択されることになる電圧信号が供給され、また、ワードラインLWbによりメモリセル形成部13bが信号データの書込みあるいは読出しがなされるべく選択されることになる電圧信号が供給されるものとされる。

【0005】一方、2Tra・2Cap型の折返ビット 40 ライン構成をとるD-RAMの場合には、図5に示される如く、一対のビットラインLBa及びLBbのうちの一方であるビットラインLBaと接地電位点との間に、MOS・FET14とそのMOS・FET14に付随する寄生キャパシタンスによって形成されるキャパシタ15とが接続されるとともに、一対のビットラインLBa及びLBbのうちの他方であるビットラインLBbと接地電位点との間に、MOS・FET16とそのMOS・FET16に付随する寄生キャパシタンスによって形成されるキャパシタ17とが接続されて、MOS・FET 14及び16とキャパシタ15及び17とを含む1個の

2

メモリセル形成部18が形成され、MOS・FET14 及び16の夫々のゲートがワードラインLWに接続され て成る基本構成がとられる。

【0006】そして、一対のビットラインLBa及びL Bbは、メモリセル形成部18に書き込まれる信号デー 夕あるいはメモリセル形成部18から読み出される信号 データを相補的に伝送するものとされる。また、ワード ラインLWは、メモリセル形成部18が信号データの書 込みあるいは読出しがなされるべく選択されることにな る電圧信号が供給されるものとされる。

【0007】上述の如くの1Tra・1Cap型の折返 ヒットライン構成をとるD-RAMにあっては、各メモ リセル形成部が、1個のトランジスタと1個のキャパシ タとを含んで形成されることにより、そのサイズが比較 的小とされ、それゆえ、メモリセル形成部の集積度を高 くしてメモリ容量を大となすことが比較的容易とされ る。一方、上述の如くの2Tra・2Cap型の折返ビ ットライン構成をとるD-RAMにあっては、各メモリ セル形成部が、2個のトランジスタと2個のキャパシタ とを含んで形成されることにより、そのサイズは1 Tr 20 a・1 Cap型の折返ビットライン構成をとるD-RA Mに比して大とされることになるが、電源電圧範囲,動 作温度範囲、書込/読出動作上のエラー等に対する動作 マージンも、1Tra・1Cap型の折返ピットライン 構成をとるD-RAMに比して大とされることになる利 点が得られる。従って、D-RAMが実際の使用に供さ れるに際しては、高集積度が要求されるもとにあって は、1Tra・1Cap型の折返ビットライン構成をと るD-RAMが用いられ、また、動作マージンが大であ ることが要求されるもとにあっては、2 Tra・2 Ca 30 p型の折返ビットライン構成をとるD-RAMが用いら れることになる。

[0008]

【発明が解決しようとする課題】このようなもとで、実 際の使用に際しての要求に応じて使い分けられる1Tェ a・1 Cap型の折返ビットライン構成をとるD-RA Mと2Tra・2Cap型の折返ビットライン構成をと るD-RAMとは、各々が個別に開発及び製造がなされ るものとされているが、夫々についての開発及び製造に 要されるコストは決して低廉ではなく、その結果、価格 40 の高騰がまねかれている。そのため、開発・製造コスト が引き下げられて低価格化が図られる1Tra・1Ca p型の折返ビットライン構成をとるD-RAM及び2T ra・2 Cap型の折返ビットライン構成をとるD-R AMの出現が待たれている。

【0009】また、特に、2Tra・2Cap型の折返 ビットライン構成をとるD-RAMの場合には、各メモ リセル形成部を構成する2組のトランジスタとキャパシ タとの組が、魯込動作もしくは読出動作を相補的に行う

欠陥検出テスト時に、2組のトランジスタとキャパシタ との組の夫々の欠陥を漏れなく検出することが困難とさ れるという問題がある。

【0010】斯かる点に鑑み、本発明は、1Tra・1 Cap型の折返ビットライン構成をとるD-RAMの開 発コストとは別個のものとされる開発コストを要さず、 従って、低減された開発・製造コストをもって得られ、 しかも、2Tra・2Cap型の折返ピットライン構成 をとるD-RAMとしての動作を行うことができる半導 10 体メモリ装置を提供することを目的とする。

[0011]

【課題を解決するための手段】上述の目的を達成すべ く、本発明に係る半導体メモリ装置は、一対のビットラ インに夫々接続された2個のメモリセル形成部が、それ らにおける制御端が夫々接続された2本のワードライン に供給される電圧信号に応じて選択されるものとされ る、折返ピットライン構成をとる半導体メモリ索子部 と、半導体メモリ素子部における2本のワードラインの 夫々に同時に所定の電圧信号を供給して、一対のビット ラインに夫々接続された2個のメモリセル形成部に夫々 が同時に選択されるものとされる状態をとらせるメモリ セル選択回路部とを備えて構成される。

[0012]

【作用】上述の如くに構成される本発明に係る半導体メ モリ装置にあっては、一対のピットラインに夫々接続さ れた2個のメモリセル形成部が、それらにおける制御端 が夫々接続された2本のワードラインに供給される電圧 信号に応じて選択されるものとされて、折返ビットライ ン構成をとり、従って、1Tra・1Cap型の折返ビ ットライン構成をとるD-RAMと同等の構成をとる半 導体メモリ索子部が、メモリセル選択回路部により、一 対のビットラインに夫々接続された2個のメモリセル形 成部の夫々が同時に選択され、それにより、同時に選択 される2個のメモリセル形成部が実質的に1個のメモリ セル形成部として動作する状態、即ち、実質的に2Tr a・2 Cap型の折返ビットライン構成をとるD-RA Mとしての動作状態をとるものとされる。それゆえ、本 発明に係る半導体メモリ装置は、1Tra・1Cap型 の折返ピットライン構成をとるD-RAMの開発コスト とは別個のものとされる開発コストを要さず、従って、 低減された開発・製造コストをもって得られるもとで、 2Tra・2Cap型の折返ビットライン構成をとるD - RAMとしての動作を行うことができるものとされる ことになる。

【0013】また、本発明に係る半導体メモリ装置にあ っては、メモリセル選択回路部によって、半導体メモリ 索子部が、実質的に2Tra・2Cap型の折返ビット ライン構成をとるD-RAMとしての動作状態と1Tr a・1 Cap型の折返ビットライン構成をとるD-RA ものとされるので、実際の使用に供されるに先立っての 50 Mとしての動作状態とを選択的にとることができるもの

とされることが容易であり、例えば、実際の使用に供さ れるに先立っての欠陥検出テスト時には、1 Tra・1 Cap型の折返ビットライン構成をとるDーRAMとし ての動作状態をとるものとされることにより、各メモリ セル形成部についての欠陥が漏れなく検出されるものと される。

[0014]

【実施例】図1は、本発明に係る半導体メモリ装置の一 例を示す。この図1に示される例は、半導体メモリ索子 部21とメモリセル選択回路部22とを含んで構成され 10

【0015】半導体メモリ素子部21においては、電源 電圧供給ライン23にMOS・EFT24Aのドレイン ーソース通路を介して接続されたヒットラインLBAと 電源電圧供給ライン23にMOS・EFT24Bのドレ インーソース通路を介して接続されたピットラインLB Bとが、ビットライン対を成すものとして設けられてい る。図示が省略されているが、半導体メモリ素子部21 には、斯かるピットライン対が多数並列配置されてい る。また、ビットラインLBAとビットラインLBBと 20 の間には、MOS・EFT25のドレインーソース通路 が接続されている。そして、MOS·EFT24A, 2 4B及び25の夫々のゲートには、ビットライン・リセ ット信号供給ライン26を通じてピットライン・リセッ ト信号SBRが供給される。

【0016】そして、ビットラインLBAと接地ライン 27との間に、MOS·FET30Aのドレインーソー ス通路とMOS・FET30Aに付随する寄生キャパシ タンスによって形成されるキャパシタ31Aとが接続さ れてメモリセル形成部40Aが形成されるとともに、ビ 30 ットラインLBBと接地ライン27との間に、MOS・ FET30Bのドレインーソース通路とMOS・FET 30Bに付随する寄生キャパシタンスによって形成され るキャパシタ31Bとが接続されてメモリセル形成部4 0 Bが形成され、メモリセル形成部40Aを形成するM OS・FET30Aのゲート及びメモリセル形成部40 Bを形成するMOS・FET30Bのゲートが、メモリ セル形成部40A及び40Bにおける制御端を形成する ものとして、一対のワードラインLWO及びLW1に夫 々接続されている。同様に、メモリセル形成部40A及 40 び40Bに夫々隣接して、ピットラインLBAと接地ラ イン27との間に、MOS・FET32Aのドレインー ソース通路とMOS・FET32Aに付随する寄生キャ パシタンスによって形成されるキャパシタ33Aとが接 続されてメモリセル形成部41Aが形成されるととも に、ピットラインLBBと接地ライン27との間に、M OS・FET32Bのドレインーソース通路とMOS・ FET32Bに付随する寄生キャパシタンスによって形 成されるキャパシタ33Bとが接続されてメモリセル形 成部41Bが形成され、メモリセル形成部41Aを形成 50

するMOS・FET32Aのゲート及びメモリセル形成 部41Bを形成するMOS・FET32Bのゲートが、 メモリセル形成部41A及び41Bにおける制御端を形 成するものとして、一対のワードラインLW2及びLW 3に夫々接続されている。

【0017】図示が省略されているが、一対のビットラ インLBA及びLBBには、斯かる4本の相互に隣接す るワードラインLWO, LW1, LW2及びLW3に夫 々接続されたゲートを有するMOS・FET30A,3 0B, 32A及び32Bを含んで形成される4個のメモ リセル形成部40A, 40B, 41A及び41Bの組と 同様のものとされる4個のメモリセル形成部の組が、多 数並行接続されており、ビットラインLBAと接地ライ ン27との間に、MOS・FET (NA)のドレインー ソース通路とMOS・FET [NA] に付随する寄生キ ャパシタンスによって形成されるキャパシタ (N+1) Aとが接続されて成り、MOS・FET(NA)のゲー トが制御端としてワードラインLWNに接続されたメモ リセル形成部XA、及び、ピットラインLBBと接地ラ イン27との間に、MOS・FET (NB) のドレイン ーソース通路とMOS・FET (NB) に付随する寄生 キャパシタンスによって形成されるキャパシタ(N+ 1) Bとが接続されて成り、MOS・FET (NB) の ゲートが制御端としてワードラインLW(N+1)に接 続されたメモリセル形成部XBは、その一部を構成して いる。

【0018】 また、ビットラインLBAは、メモリセル 形成部からピットラインLBA及びピットラインLBB に読み出されたデータを増幅する増幅部50を通じ、さ らに、MOS・FET51Aのドレインーソース通路を 介して、一対の入出カライン52及び53のうちの一方 である入出カライン52に接続されている。同様に、ビ ットラインLBBは、増幅部50を通じ、さらに、MO S・FET51Bのドレインーソース通路を介して、一 対の入出カライン52及び53のうちの他方である入出 カライン53に接続されている。

【0019】一方、メモリセル選択回路部22は、上述 の如くにして半導体メモリ索子部21における多数のビ ットライン対に接続された多数のメモリセル形成部を、 例えば、各ピットライン対に接続された上述の4個のメ モリセル形成部の組を区分単位として区分したもとで、 それらのうちから信号データの書込みもしくは読出しが 行われるペきメモリセル形成部を選択する選択動作を行 うものとされている。そして、メモリセル選択回路部2 2には、半導体メモリ索子部21における一対のビット ラインLBA及びLBBに接続された4個のメモリセル 形成部40A,40B,41A及び41Bの組を対象と した選択動作を行う部分として、カラム・デコーダ5 5、ロー・デコーダ56及びロー・デコーダ制御部57 とから成る回路部分が含まれている。

介して、半導体メモリ素子部21におけるMOS・FE

T51A及び51Bの夫々のゲートに連結されており、 ヒットライン選択信号VCをMOS・FET51A及び 51Bの夫々のゲートに供給する。カラム・デコーダ5 5からのピットライン選択信号 V C は電圧信号とされ、 それが高レベルをとるものとされるとき、MOS・FE T51A及び51Bがオン状態をとるものとされて、一 対のピットラインLBA及びLBBが選択される。 9,60,61及び62を介して、夫々、ワードライン LWO, LW1, LW2及びLW3に接続されており、 メモリセル選択信号VLO, VL1, VL2及びVL3 が、ロー・デコーダ56を通じて、ワードラインLW 0, LW1, LW2及びLW3に夫々供給される。メモ リセル選択信号VLO, VL1, VL2及びVL3の各 々は電圧信号とされ、一対のビットラインLBA及びL BBが選択されているもとで、メモリセル選択信号VL 0が高レベルをとるとき、それがワードラインLW0を 通じてMOS・FET30Aのゲートに供給され、MO 20 S・FET30Aがオン状態をとるものとされて、メモ リセル形成部40Aが選択される。同様に、一対のビッ トラインLBA及びLBBが選択されているもとで、メ モリセル選択信号 VL1, VL2 もしくはVL3 が高レ ベルをとるとき、それがワードラインLW1, LW2も しくはLW3を通じてMOS・FET30B, 32Aも しくは32Bのゲートに供給され、MOS・FET30 B,32Aもしくは32Bがオン状態をとるものとされ て、メモリセル形成部40B、41Aもしくは41Bが

【0022】このような、ロー・デコーダ56を通じた メモリセル選択信号VLO, VL1, VL2及びVL3 のワードラインLWO, LW1, LW2及びLW3への 供給は、ロー・デコーダ56が、ロー・デコーダ制御部 57により形成されてロー・デコーダ56に供給される メモリセル選択信号VLO, VL1, VL2及びVL3 を、夫々、ワードラインLWO, LW1, LW2及びL W3へと選択的に通過させることにより行われる。

選択される。

【0023】図2は、ロー・デコーダ56の具体構成例 を示す。この図2に示されるロー・デコーダ56の例に 40 おいては、入力端子65,66,67及び68に、ロー ・デコーダ制御部57からのメモリセル選択信号VL 0, VL1, VL2及びVL3が夫々供給される。ま た、デコーダアドレス信号発生部69からのデコーダア ドレス信号DDO, DD1及びDD2が、MOS・FE T70,71及び72の各々のゲートに夫々供給され る。

【0024】そして、デコーダアドレス信号DD0、D D1及びDD2によってMOS·FET70,71及び 72の各々がオン状態とされるとき、ゲートにプリチャ 50 103及び104の夫々における一方の入力端に供給さ

ージ信号SPCが供給されるMOS・FET73及びそ れに対して並列接続されたMOS・FET74の夫々と MOS・FET70との間の接続点Pに、低レベルをと る電圧信号VDが得られる。この接続点Pに得られる低 レベルをとる電圧信号VDは、レベルインバータ75を 通じて高レベルをとる電圧信号 VD'とされ、イネーブ ル信号SECがゲートに供給されてオン状態をとるもの とされるMOS·FET76, 77, 78及び79を通 じて、MOS·FET80, 81, 82及び83の夫々 【0021】また、ロー・デコーダ56は、接続端子5 10 のゲートに供給される。さらに、レベルインバータ75 からの高レベルをとる電圧信号DV'は、レベルインパ ータ84を通じて低レベルをとる電圧信号VDに戻され た後、MOS·FET85, 86, 87及び88の夫々 のゲートに供給される。それにより、MOS・FET8 0,81,82及び83の夫々がオン状態とされるとと もに、MOS·FET85, 86, 87及び88の夫々 がオフ状態とされる。

> 【0025】その結果、入力端子65,66,67及び 68にロー・デコーダ制御部57から供給されるメモリ セル選択信号VLO, VL1, VL2及びVL3が、夫 々、MOS·FET80, 81, 82及び83を通じ て、出力端子90,91,92及び93に導出される。 そして、出力端子90,91,92及び93に夫々導出 されたメモリセル選択信号VLO、VL1、VL2及び VL3は、出力端子90,91,92及び93から、接 続端子59,60,61及び62を通じて、ワードライ ンLW0, LW1, LW2及び3に夫々供給される。 【0026】一方、デコーダアドレス信号DD0,DD 1及びDD2によってMOS・FET70,71及び7 2のうちの少なくとも一つがオフ状態とされるときに は、接続点Pに、MOS・FET74に供給される電源 電圧 (+B) に基づく高レベルをとる電圧信号 VD が得 られる。それにより、レベルインパータ75からの低レ ベルをとる電圧信号VD'がMOS・FET80,8 1,82及び83の夫々のゲートに供給されるととも に、高レベルをとる電圧信号VDがMOS・FET8 5,86,87及び88の夫々のゲートに供給される。 従って、入力端子65,66,67及び68にロー・デ コーダ制御部57から供給されるメモリセル選択信号V LO, VL1, VL2及びVL3の出力端子90, 9 1,92及び93への導出はなされず、その結果、メモ リセル選択信号VLO, VL1, VL2及びVL3の、 ロー・デコーダ56及び接続端子59,60,61及び 62を通じたワードラインLWO, LW1, LW2及び 3への供給はなざれない。

【0027】図3は、ロー・デコーダ制御部57の具体 構成例を示す。この図3に示されるロー・デコーダ制御 部57の例においては、モード選択信号発生部100か らのモード選択信号SMがオアゲート101,102,

10

れる。モード選択信号SMは、半導体メモリ索子部21を2Tra・2Cap型の折返ビットライン構成をとるD-RAMとして機能させる第1の動作モードと、半導体メモリ素子部21を1Tra・1Cap型の折返ビットライン構成をとるD-RAMとして機能させる第2の動作モードとを、適宜選択するものとされ、第1の動作モードを選択するときには高レベルをとり、また、第2の動作モードを選択するときには低レベルをとるものとされる。

【0028】さらに、選択制御信号発生部105Aから 10 の選択制御信号SA0, SA1, SA2及びSA3が、 夫々、オアゲート101,102,103及び104の 夫々における他方の入力端に供給される。選択制御信号 SAO, SA1, SA2及びSA3の夫々も、高レベル と低レベルとを選択的にとる。従って、オアゲート10 1,102,103及び104の出力端に得られるオア ゲート出力信号SOO, SO1, SO2及びSO3は、 モード選択信号発生部100からのモード選択信号SM が高レベルをとるものとされて、第1の動作モードが選 択されるときには、選択制御信号SA0,SA1,SA 20 2及びSA3のレベルの如何にかかわず、高レベルをと るものとされ、また、モード選択信号発生部100から のモード選択信号SMが低レベルをとるものとされて、 第2の動作モードが選択されるときには、選択制御信号 SAO, SA1, SA2及びSA3の夫々のレベルに応 じて、高レベルもしくは低レベルをとるものとされる。 そして、オアゲート101,102,103及び104 の出力端に得られるオアゲート出力信号SOO、SO 1, SO2及びSO3は、MOS·FET106, 10 7,108及び109の各々におけるゲートに、夫々供 30 給される。

【0029】さらに、選択制御信号発生部105Bからの選択制御信号SB0,SB1,SB2及びSB3が、 夫々、MOS・FET110,111,112及び11 3の各々におけるゲートに供給される。選択制御信号S B0,SB1,SB2及びSB3の夫々も、高レベルと 低レベルとを選択的にとるものとされる。

【0030】斯かるもとで、オアゲート101の出力端に得られるオアゲート出力信号SOO及び選択制御信号発生部105Bからの選択制御信号SBOが共に高レベ40ルをとるものとされて、MOS・FET106及び110の各々がオン状態とされるとき、ゲートにプリチャージ信号SPCが供給されるMOS・FET114及びそれに対して並列接続されたMOS・FET115の夫々とMOS・FET110との間の接続点POに、低レベルをとる電圧信号EVOが得られる。この接続点POに得られる低レベルをとる電圧信号EVOは、レベルインパータ116を通じて高レベルをとる電圧信号EVOがとされ、イネーブル信号SECがゲートに供給されてオン状態をとるものとされるMOS・FET117を通じ50

て、 $MOS \cdot FET118$ のゲートに供給される。さらに、レベルインバータ116からの高レベルをとる電圧信号EV0'は、レベルインバータ119を通じて低レベルをとる電圧信号EV0に戻された後、 $MOS \cdot FET120$ のゲートに供給される。それにより、 $MOS \cdot FET118$ がオン状態とされるとともに、 $MOS \cdot FET120$ がオフ状態とされる。

【0031】その結果、MOS・FET118とMOS・FET120との間の接続点Q0に、MOS・FET118に供給される電源電圧(+B)に基づく高レベルをとるメモリセル選択信号VLOが得られ、それが出力端子121を通じてロー・デコーダ56における入力端子65に供給される。

【0032】それに対して、オアゲート101の出力端 に得られるオアゲート出力信号S〇〇及び選択制御信号 発生部105 Bからの選択制御信号SB0のうちの少な くとも一方が低レベルをとるものとされて、MOS・F ET106及び110のうちの少なくとも一方がオフ状 態とされるときには、接続点POに、MOS・FET1 15に供給される電源電圧 (+B) に基づく高レベルを とる電圧信号EVOが得られる。それにより、レベルイ ンパータ116からの低レベルをとる電圧信号EV0' がMOS・FET118のゲートに供給されるととも に、高レベルをとる電圧信号EVOがMOS・FET1 20のゲートに供給される。それにより、MOS・FE T118がオフ状態とされるとともに、MOS・FET 120がオン状態とされ、その結果、接続点Q0に、低 レベルをとるメモリセル選択信号VL0が得られ、それ が出力端子121を通じてロー・デコーダ56における 入力端子65に供給される。

【0033】同様に、オアゲート102の出力端に得ら れるオアゲート出力信号SO1及び選択制御信号発生部 105Bからの選択制御信号SB1が共に高レベルをと るものとされて、MOS·FET107及び111の各 々がオン状態とされるとき、ゲートにプリチャージ信号 SPCが供給されるMOS・FET122及びそれに対 して並列接続されたMOS・FET123の夫々とMO S・FET111との間の接続点P1に、低レベルをと る電圧信号EV1が得られる。この接続点P1に得られ る低レベルをとる電圧信号EV1は、レベルインバータ 124を通じて高レベルをとる電圧信号EV1'とさ れ、イネーブル信号SECがゲートに供給されてオン状 態をとるものとされるMOS・FET125を通じて、 MOS・FET126のゲートに供給される。さらに、 レベルインバータ124からの高レベルをとる電圧信号 EV1,は、レベルインバータ127を通じて低レベル をとる電圧信号EV1に戻された後、MOS・FET1 28のゲートに供給される。それにより、MOS・FE T126がオン状態とされるとともに、MOS・FET 128がオフ状態とされる。

12

【0034】その結果、MOS·FET126とMOS FET128との間の接続点Q1に、MOS・FET 126に供給される電源電圧 (+B) に基づく高レベル をとるメモリセル選択信号VL1が得られ、それが出力 端子129を通じてロー・デコーダ56における入力端 子66に供給される。

【0035】それに対して、オアゲート102の出力端 に得られるオアゲート出力信号SO1及び選択制御信号 発生部1095Bからの選択制御信号SB1のうちの少 なくとも一方が低レベルをとるものとされて、MOS・ 10 FET107及び111のうちの少なくとも一方がオフ 状態とされるときには、接続点P1に、MOS・FET 123に供給される電源電圧 (+B) に基づく高レベル をとる電圧信号EV1が得られる。それにより、レベル インバータ124からの低レベルをとる電圧信号EV 1'がMOS・FET126のゲートに供給されるとと もに、高レベルをとる電圧信号EV1がMOS・FET 128のゲートに供給される。それにより、MOS・F ET126がオフ状態とされるとともに、MOS・FE T128がオン状態とされ、その結果、接続点Q1に、 低レベルをとるメモリセル選択信号VL1が得られ、そ れが出力端子129を通じてロー・デコーダ56におけ る入力端子66に供給される。

【0036】また、オアゲート103の出力端に得られ るオアゲート出力信号SO2及び選択制御信号発生部1 05 Bからの選択制御信号SB2が共に高レベルをとる ものとされて、MOS・FET108及び112の各々 がオン状態とされるとき、ゲートにプリチャージ信号S PCが供給されるMOS・FET130及びそれに対し て並列接続されたMOS・FET131の夫々とMOS 30 MOS・FET142のゲートに供給される。さらに、 ・FET112との間の接続点P2に、低レベルをとる 電圧信号EV2が得られる。この接続点P2に得られる 低レベルをとる電圧信号EV2は、レベルインパータ1 32を通じて高レベルをとる電圧信号EV2'とされ、 イネーブル信号SECがゲートに供給されてオン状態を とるものとされるMOS・FET133を通じて、MO S・FET134のゲートに供給される。さらに、レベ ルインバータ132からの高レベルをとる電圧信号EV 2'は、レベルインパータ135を通じて低レベルをと る電圧信号EV2に戻された後、MOS・FET136 40 のゲートに供給される。それにより、MOS・FET1 34がオン状態とされるとともに、MOS・FET13 6がオフ状態とされる。

【0037】その結果、MOS·FET134とMOS ・FET136との間の接続点Q2に、MOS・FET 134に供給される電源電圧 (+B) に基づく高レベル をとるメモリセル選択信号VL2が得られ、それが出力 端子137を通じてロー・デコーダ56における入力端 子67に供給される。

【0038】それに対して、オアゲート103の出力端 50 をとる電圧信号EV3が得られる。それにより、レベル

に得られるオアゲート出力信号SO2及び選択制御信号 発生部105Bからの選択制御信号SB2のうちの少な くとも一方が低レベルをとるものとされて、MOS・F ET108及び112のうちの少なくとも一方がオフ状 態とされるときには、接続点P2に、MOS・FET1 31に供給される電源電圧 (+B) に基づく高レベルを とる電圧信号EV2が得られる。それにより、レベルイ ンパータ132からの低レベルをとる電圧信号EV2' がMOS・FET134のゲートに供給されるととも に、高レベルをとる電圧信号EV2がMOS・FET1 36のゲートに供給される。それにより、MOS・FE T134がオフ状態とされるとともに、MOS・FET 136がオン状態とされ、その結果、接続点Q2に、低 レベルをとるメモリセル選択信号VL2が得られ、それ が出力端子137を通じてロー・デコーダ56における 入力端子67に供給される。

【0039】さらに、オアゲート104の出力端に得ら れるオアゲート出力信号SO3及び選択制御信号発生部 105Bからの選択制御信号SB3が共に高レベルをと 20 るものとされて、MOS・FET109及び113の各 々がオン状態とされるとき、ゲートにプリチャージ信号 SPCが供給されるMOS・FET138及びそれに対 して並列接続されたMOS・FET139の夫々とMO S・FET113との間の接続点P3に、低レベルをと る電圧信号EV3が得られる。この接続点P3に得られ る低レベルをとる電圧信号EV3は、レベルインパータ 140を通じて高レベルをとる電圧信号EV3'とさ れ、イネーブル信号SECがゲートに供給されてオン状 態をとるものとされるMOS・FET141を通じて、 レベルインバータ140からの高レベルをとる電圧信号 EV3'は、レベルインバータ143を通じて低レベル をとる電圧信号EV3に戻された後、MOS・FET1 44のゲートに供給される。それにより、MOS・FE T142がオン状態とされるとともに、MOS・FET 144がオフ状態とされる。

【0040】その結果、MOS·FET142とMOS ・FET144との間の接続点Q3に、MOS・FET 142に供給される電源電圧 (+B) に基づく高レベル をとるメモリセル選択信号 VL3 が得られ、それが出力 端子145を通じてロー・デコーダ56における入力端 子68に供給される。

【0041】それに対して、オアゲート104の出力端 に得られるオアゲート出力信号SO3及び選択制御信号 発生部1095Bからの選択制御信号SB3のうちの少 なくとも一方が低レベルをとるものとされて、MOS・ FET109及び113のうちの少なくとも一方がオフ 状態とされるときには、接続点P3に、MOS・FET 139に供給される電源電圧 (+B) に基づく高レベル

インパータ140からの低レベルをとる電圧信号EV 3'がMOS・FET142のゲートに供給されるとと もに、高レベルをとる電圧信号EV3がMOS・FET 144のゲートに供給される。それにより、MOS・F ET142がオフ状態とされるとともに、MOS・FE T144がオン状態とされ、その結果、接続点Q3に、 低レベルをとるメモリセル選択信号VL3が得られ、そ れが出力端子145を通じてロー・デコーダ56におけ る入力端子68に供給される。

【0042】このようなもとで、選択制御信号発生部1 05Aからの選択制御信号SA0~SA3及び選択制御 信号発生部105Bからの選択制御信号SB0~SB3 は、下記の表1に示される状態A, 状態B, 状態C及び 状態Dの如くのレベル状態におかれるように設定され る。なお、HIは高レベルをあらわし、LOは低レベル をあらわす。

[0043]

【表1】

	状態A	状態B	状態C	状態D
SAO	ні	LO	ні	LO
SA1	LO	и	LO	ні
SA2	ні	LO	ні	LO
SA3	LO	HI	LO	ні
SBO	ні	ні	LO	LO
SB1	ні	ні -	LO	LO
SB2	LO	LO	ні	ні
SB3	LO	LO	ні	ні

【0044】従って、モード選択信号発生部100から のモード選択信号SMが高レベルをとるものとされて、 第1の動作モードが選択されるときには、選択制御信号 発生部105Aからの選択制御信号SA0~SA3の夫 々のレベルの如何にかかわらず、オアゲート101~1 04の出力端に夫々得られるオアゲート出力信号S〇0 ~SO3の各々が高レベルをとるものとされるので、選 択制御信号発生部105Bからの選択制御信号SB0~

SB3のレベルに応じたレベルをとるものとされる接続 点P0~P3に夫々得られる電圧信号EV0~EV3、 及び、接続点Q0~Q3に夫々得られるメモリセル選択 信号VL0~VL3は、状態A, 状態B, 状態C及び状 態Dのもとで、下記の表2に示される如くのレベル状態 におかれるものとされる。

[0045] 【表2】

状態A	状態B	状態C	状態D
LO	LO	ні	ΗI
ro	LO	ΗI	HI
ні	ні	LO	LO
HI	ΗI	LO	LO
ні	HI	LO	LO
HI	ні	LO	LO
LO	LO	ні	ні
LO	LO	HI.	ні
	HI HI HI LO	LO LO LO LO HI HI HI HI HI HI HI HI	LO LO HI LO LO HI HI HI LO HI HI LO HI HI LO

【0046】即ち、モード選択信号発生部100からの モード選択信号SMが高レベルをとるものとされて、第 1の動作モードが選択されるときには、ロー・デコーダ 制御部57により形成されてロー・デコーダ56に供給 されるメモリセル選択信号VL0~VL3が、メモリセ ル選択信号VLO及びVL1が共に高レベルで、かつ、 メモリセル選択信号VL2及びVL3が共に低レベルと されるか、もしくは、メモリセル選択信号VLO及びV L1が共に低レベルで、かつ、メモリセル選択信号VL 50 ベルをとるメモリセル選択信号VL2及びVL3が供給

2及びVL3が共に高レベルとされることになる。従っ て、斯かるメモリセル選択信号VL0~VL3がロー・ デコーダ56を通じてワードラインLW0~LW3に夫 々供給される半導体メモリ素子部21にあっては、ワー ドラインLWO及びLW1に同時に高レベルをとるメモ リセル選択信号VLO及びVL1が供給されて、メモリ セル形成部40A及び40Bが同時に選択される状態、 もしくは、ワードラインLW2及びLW3に同時に高レ

16

されて、メモリセル形成部41A及び41Bが同時に選 択される状態がとられることになる。

【0047】このように、半導体メモリ索子部21にお いて、メモリセル形成部40A及び40Bが同時に選択 される状態、及び、メモリセル形成部41A及び41B が同時に選択される状態は、夫々、メモリセル形成部4 0A及び40Bが実質的に1個の2Tra・2Cap形 式のメモリセル形成部として機能する状態、及び、メモ リセル形成部41A及び41Bが実質的に1個の2Tr a・2 Cap形式のメモリセル形成部として機能する状 10 態である。従って、斯かるもとでは、半導体メモリ索子 部21は、2Tra・2Cap型の折返ピットライン構 成をとるD-RAMとして機能するものとされることに

【0048】それに対して、モード選択信号発生部10

0からのモード選択信号SMが低レベルをとるものとさ れて、第2の動作モードが選択されるときには、オアゲ ート101~104の出力端に夫々得られるオアゲート 出力信号SO0~SO3が、夫々、選択制御信号発生部 105Aからの選択制御信号SA0, SA1, SA2及 びSA3のレベルに応じて、高レベルもしくは低レベル をとるものとされるので、接続点PO~P3に夫々得ら れる電圧信号EV0~EV3、及び、接続点Q0~Q3 に夫々得られるメモリセル選択信号VLO~VL3は、 状態A、状態B、状態C及び状態Dのもとで、下記の表 3に示される如くのレベル状態におかれるものとされ

[0049] 【表3】

	状態A	状態B	状態C	状態D
EVO	LO	HI	ні	НI
EVI	HI	LO	HI	HI
EV2	ні	ні	LO	ні
EV3	ні	ні	ΗI	LO
VLO	HI	LO	LO	LO
VL1	LO	HI	LO	LO
VL2	ro	LO	ΗI	LO.
VL3	LO	- LO	LO	н
1	i		1	1

【0050】即ち、モード選択信号発生部100からの モード選択信号SMが低レベルをとるものとされて、第 制御部57により形成されてロー・デコーダ56に供給 されるメモリセル選択信号VL0~VL3が、それらの うちの何れか一つのみが高レベルとされることになる。 従って、斯かるメモリセル選択信号VL0~VL3がロ ー・デコーダ56を通じてワードラインLW0~LW3 に夫々供給される半導体メモリ素子部21にあっては、 ワードラインLWO~LW3のうちの何れか一つのみに 高レベルをとるメモリセル選択信号VL0~VL3のう ちの一つが供給されて、メモリセル形成部40A,40 B, 41A及び41Bのうちの一つが選択される状態が 40 とられることになる。その結果、斯かるもとでは、半導 体メモリ索子部21は、1Tra・1Cap型の折返ビ ットライン構成をとるD-RAMとして機能するものと されることになる。

【0051】上述の如くの本発明に係る半導体メモリ装 置の一例にあっては、半導体メモリ索子部21が、従来 の1Tra・1Cap型の折返ビットライン構成をとる D-RAMと同等の構成を有するものとされたもとで、 メモリセル選択回路部22により第1の動作モードが選

型の折返ピットライン構成をとるD-RAMとしての動 作、即ち、電源電圧範囲,動作温度範囲,書込/読出動 2の動作モードが選択されるときには、ロー・デコーダ 30 作上のエラー等に対する動作マージンが大とされたもと での動作を行うことができることになる。また、例え ば、実際の使用に供されるに先立っての欠陥検出テスト が行われるに際しては、メモリセル選択回路部22によ り第2の動作モードが選択される状態とされることによ り、1Tra・1Cap型の折返ビットライン構成をと るD-RAMとしての動作を行うものとされることが可 能とされ、それにより、各メモリセル形成部についての 欠陥検出が漏れなく行われることになる。

[0052]

【発明の効果】以上の説明から明らかな如くに、本発明 に係る半導体メモリ装置にあっては、1Tra・1Ca p型の折返ビットライン構成をとるD-RAMと同等の 構成をとる半導体メモリ索子部が、メモリセル選択回路 部により、一対のビットラインに夫々接続された2個の メモリセル形成部の夫々が同時に選択され、それによ り、同時に選択される2個のメモリセル形成部が実質的 に1個のメモリセル形成部として動作する状態、即ち、 実質的に2Tra・2Cap型の折返ビットライン構成 をとるD-RAMとしての動作状態をとることができる 択される状態とされることにより、2Tra・2Cap 50 ものとされる。それゆえ、本発明に係る半導体メモリ装

置は、1Tra・1Cap型の折返ピットライン構成を とるD-RAMの開発コストとは別個のものとされる開 発コストを要さず、従って、低減された開発・製造コス トをもって得られるもとで、2Tra・2Cap型の折 返ピットライン構成をとるD-RAMとしての動作を行 うことができるものとされる。

【0053】また、本発明に係る半導体メモリ装置は、 メモリセル選択回路部によって、半導体メモリ素子部 が、実質的に2Tra・2Cap型の折返ピットライン 構成をとるD-RAMとしての動作状態と1Tra・1 10 31A, 31B, 33A, 33B, (N+1) A, (N Cap型の折返ピットライン構成をとるD-RAMとし ての動作状態とを選択的にとることができるものとされ る状態が容易に得られるものとされ、例えば、実際の使 用に供されるに先立っての欠陥検出テスト時には、1T ra・1 Cap型の折返ピットライン構成をとるD-R AMとしての動作状態をとるものとされることにより、 各メモリセル形成部についての欠陥が漏れなく、確実に 検出されるものとされることになる。

【図面の簡単な説明】

【図1】本発明に係る半導体メモリ装置の一例を示す構 20 成図である。

【図2】本発明に係る半導体メモリ装置の一例における メモリセル選択回路部を構成するロー・デコーダの具体 構成例を示す回路図である。

【図3】本発明に係る半導体メモリ装置の一例における メモリセル選択回路部を構成するロー・デコーダ制御部 の具体構成例を示す回路図である。

【図4】1Tra・1Cap型の折返ピットライン構成


をとるD-RAMにおけるメモリセル形成部の説明に供 される回路図である。

【図5】2Tra・2Cap型の折返ピットライン構成 をとるD-RAMにおけるメモリセル形成部の説明に供 される回路図である。


【符号の説明】

- 2 1 半導体メモリ索子部
- 2 2 メモリセル選択回路部
- 23 電源電圧供給ライン
- - +1)Bキャパシタ
 - 40A, 40B, 41A, 41B, XA, XB リセル形成部
 - 50 増幅部
 - 52, 53 入出カライン
 - カラム・デコーダ 5 5
 - ロー・デコーダ 56
 - 5 7 ロー・デコーダ制御部
 - 58, 59, 60, 61, 62
 - 65, 66, 67, 68 入力端子
 - デコーダアドレス信号発生部
 - 90, 91, 92, 93, 121, 129, 137, 1
 - 45 出力端子
 - 100 モード選択信号発生部
 - 105A, 105B 選択制御信号発生部
 - LBA, LBB ビットライン
 - LWO, LW1, LW2, LW3, LWN, LW (N+
 - ワードライン


[図4]




[図5]




[図1]



[図2]



【図3】



			•
			-
,			